# LIQUID CRYSTAL DISPLAY PANEL

Publication number: JP62124529 Publication date: 1987-06-05

Inventor: KOI

KONDO SHUJI; KITAHIRO ISAMU

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

G02F1/136; G02F1/133; G02F1/1335; G02F1/1368;

G09F9/35; G02F1/13; G09F9/35; (IPC1-7): G02F1/133;

G09F9/35


- european:


Application number: JP19850264086 19851125 Priority number(s): JP19850264086 19851125

Report a data error here

### Abstract of JP62124529

PURPOSE: To reduce delay time for signal in a gate bus line due to influence of wiring resistance to a half and to prevent deterioration of quality of moving image by connecting both ends of a gate bus wiring having long wiring length and great wiring resistance with a wiring layer having low resistance to reduce thus the substrate wiring length to a half. CONSTITUTION: A wiring layer is formed using a metallic material having low specific resistance such as Al, Au, Ag, Cu as a bypath line 12 of a gate bus line on the rear surface of a main glass substrate 1 corresponding to the gate bus line 2 formed on the principal face of a main glass substrate 1. The wiring width W of the wiring layer is regulated to be equal or smaller to or than the width W of a light shielding layer 11 of a color filter 10 arranged to the gate bus line 2. The wiring for the bypath line 12 formed on the rear side of the main glass substrate 1 is connected on the principal face to an electrode terminal 2' of the gate bus line 2 formed on the principal face after it has passed the end wall 13 area of the main glass substrate 1. Further, the electrode terminal 2' of the gate bus line 2 at the end part of the opposite side of a LCD panel is connected similarly to the bypath line 12.





Data supplied from the esp@cenet database - Worldwide

#### 昭62 - 124529 ⑫ 公 開 特 許 公 報 (A)

⑤Int Cl.⁴ G 02 F 1/133 識別記号

庁内整理番号

43公開 昭和62年(1987)6月5日

3 0 4

8205-2H 8205-2H 6731-5C

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

G 09 F

液晶表示パネル

21)特 願 昭60-264086

23出 願 昭60(1985)11月25日

79発 明 者 沂 藤 修 司

門真市大字門真1006番地 松下電器產業株式会社内

明 者 79発

北

勇

門真市大字門真1006番地 松下電器產業株式会社内

松下電器産業株式会社 の出 願 人

9/35

門真市大字門真1006番地

弁理士 中尾 邳代 理 人 敏男 外1名

#### 1、発明の名称

液晶表示パネル

### 2、特許請求の範囲

- (1) 主面にTET素子等を形成したガラス基板の 裏面に、主面上のゲートパスライン、及びカラー フィルター部に形成した遮光部ライン位置に合致 させて、低抵抗配線層を形成し、その低抵抗配線 層の両端を、前記ガラス基板の端部において、主 面上のゲートパスラインと接続したことを特徴と する液晶表示パネル。
- (2) ガラス基板の裏面に形成した低抵抗配線層の 巾を、遮光部ラインの巾と同一若しくは狭く形成 したことを特徴とする特許請求の範囲第1項記載 の液晶表示パネル。
- (3) 低抵抗配線層を、Al、Au、Ag、Cu等の低比 抵抗金属により、形成したことを特徴とする特許 請求の範囲第1項記載の液晶表示パネル。

#### 3、発明の詳細な説明

産業上の利用分野

本発明は液晶表示パネル(以下、LCDパネル と略称する。)を用いたディスプレイ装置、特に 複数枚の大型LCDパネルを貼り合わして構成す る、ディスプレイ装置に適したLCDパネルに関 するものである。

## 従来の技術

LCDパネルを用いた表示ディスプレイは、薄 型、軽量、低消費電力ディスプレイとして、注目 されているが製造技術上の問題から、大型の LCD パネルを得ることが難しいが、近年技術の進歩と 共にパネルの大型化が検討され、5型サイズの試 作、或はさらに大きい1 4型対応の開発も為され ており、さらにはより大型のディスプレイを構成 するために、複数枚の大型LCDパネルを平面配 置して貼り合わせた、所謂マルチパネル方式等大 型ディスプレイが検討されている。

液晶表示パネルの駆動方式として、スイッチン グ素子を各画素ごとにガラス基板に配置したアク ティプマトリックス表示方式が、単純マトリック ス或は多重マトリックス表示方式に比較して、ク

ロストークがない。応答速度が速い等の理由で近 年着目されて開発が急がれている。特に薄腹形成 技術の進展にともないTFT(Thin-Film Trnsistor) 案子を用いたアクティブマトリックス表示方式の 開発が盛んである。

TFT素子を用いたアクティブマトリックス表示方式のLCDパネルは、周知のようにTFT素子を各画素毎にマトリックス配置した主ガラス基板と、透明対向共通電極、及びカラーフィルター(カラーパネルの場合)を有する対向ガラス基板を、10μm 前後の間隔で樹脂等の封止材料により貼り合わせ、同間隙部に液晶を封入した構造である。

個々のTFT素子はそれぞれゲートパスライン (走査線)ソースパスライン(信号線)に結合し てあり、またドレインは画素につながっており、 ゲートパスライン、ソースパスライン群は、それ ぞれパネルの端辺部で画素表示領域より引き出さ れ、同部において画像制御回路のドライバーと接 続することにより画像表示を行っている。

裏面に、低抵抗な導体配線層からなるゲートバス 用バイパス配線層を形処し、同配線層をガラス基 板の端面で、主面上のゲートバス配線と結合した ものである。

作 用

この構成により、抵抗の高いゲートバスの配線はLCDパネル両端より、遅延のないゲート信号を受けることになるため、ゲートバス配線内の 最大信号遅延を半分にすることができる。

実 施 例

第1 図が本発明の実施例を示す断面局部拡大図、すなわちTFT素子を各画素毎にマトリックス配置した主ガラス基板の平面拡大図である第2図のA-A'部断面図である。また第3図は、主ガラス基板の端辺部におけるゲートパスラインの構造を示す断面拡大図であり、第4 図は他構造の端辺拡大のようインの構造を示けあが一トパスラインの構造を示け断面拡大ののB-B'部となる。であり、切断面は第2図C-C'の断面図であり、丁FT素子部の概略構造を示している。

発明が解決しようとする問題点

LCDパネルのサイズがスライン及びリースがスライン及びリースがスライン及びリースがスラインなり、パスラインを響くした。の配統が及ぼす信と、グートが多いにはMoを用して配線をでしたがあったがあったがあったがあり、大きのでは、カートが多いにはMoがスラインがある。一般がパスラインがある。一般がパスラインのは、大きのでは、カートがある。一般では、カートがある。一般では、カートが、カートの配線では、カートの配線では、カートパスラインの配線抵抗が問題となる。

本発明はこのような配線抵抗の問題点を解決することを目的とするものである。

問題点を解決するための手段

この問題点を解決するために本発明では、主面 にTFTなどの能動素子を形成したガラス基板の

図面は説明の便宜上何れも任意の寸法で拡大記載している。

LCDパネルの主ガラス基板1の主面上に構成 したTFT素子部は、通常の一般的をLCDパネ ルのTFT素子と同じ構成である。すなわち第2 図、第5図に示すように、主ガラス基板1にはCr 配線からなるゲートパスライン2及びゲート電極 3、窒化珪素-アモルファスSi -窒化珪素等か らたるTFT素子部4、ゲートバスライン2と直 交して形成したAL 配線からなるソースパスライ ン5、及びドレイン電極 6、さらに同ドレイン電 極のに接続されたITO膜電極、すなわち絵素電 極て等が、また対向ガラス基板Bには、ITO膜 などからなる透明対向共通電極 9、及びカラーフ ィルター(カラーパネルの場合)10を有し、同 カラーフィルター10部には、さきの主ガラス基 板1のTFT素子部4、ゲートバスライン2およ びソースパスライン5上に合致させて、ブラック ストライプと称する遮光層11が格子状に形成し てある。なお1 4 は液晶である。第2図A - A'部

の断面である第1図に示すように、本発明のLCD パネルでは、主ガラス基板1の主面上に形成した ゲートバスライン2に合わせて、主ガラス基板1 の裏面部に、ゲートバスラインのバイパスライン 12を高導電性材料、例えば低比抵抗金属材料で あるAム Au、Ag、Cu を用いて配線層を形成す る。すなわち、具体的な一例としては同パイパス ライン12を膜厚1 μm でAと配線層を形成し、 同配線巾Wは、前述のゲートバスライン2上に配 置したカラーフィルター10の、遮光層11の巾 Wと同等、若しくは小さい寸法となるように設定 する。通常、ゲートバスのCr 配線層の膜厚は O.1 μm 、 遮光層 1 1 の巾 W は T F T 素子部 4 を 覆り寸法に設定するため、ゲートバス配線巾の2 ~4倍であり、またAL の比抵抗はCr の約1/6 であるため、上記パイパスライン12の抵抗は、 ゲートバスライン2の抵抗より約2桁低い値で形 成することになる。

第3図はゲートパスライン2のLCDパネル端面、所謂引出し電極端子部の断面図であり、第2

いてバイパスライン12との結合をすることにな

以上のように、LCDパネルの両端のゲートバスライン電極端子部に、主ガラス基板裏面に形成した低低抗配線ラインを結合することにより、ゲートパス信号(走査線信号)を、LCDパネルの片側の電極端子部から供給した場合であるではが一トパスライン12によりゲートパスラインの両端から供給されるとになり、LCDパネル内のゲートパスを観抵抗に起因する信号遅延時間を半減させることができる。

また、パイパスライン12の巾Wは、前述のよりにカラーフィルター部の遮光層11の巾Wと同一若しくは狭い構成としてあるため、パイパスライン12を主ガラス基板1の裏面に形成しても、開孔率を損なりことはない。

発明の効果

以上のように本発明によれば、配線長が長く配

図B-B/部すなわちゲートパスライン2のLCD パネル端部における縦断面図である。

特に、第4図のようにLCDパネルの一方の端面には、電極端子部2'を形成せず、液晶14の封止部15近傍をパネルの端面とした構造のLCDパネルでは、ゲートパスライン2をパネルの端壁面13領域を経て裏面まで延長し、パネル裏面にお

線抵抗の大きい、ゲートバス配線の両端を低抵抗 配線層で接続することにより、実質的な配線長は 半分となり、配線抵抗の影響に起因したゲートバ スライン中の信号遅延時間を半減させ、動画像品 位の低下を防止する効果がある。

# 4、図面の簡単な説明

第1図は本発明の液晶表示パネルの一実施例を示す断面局部拡大図、第2図は主ガラス基板の平面拡大図、第3図は主ガラス基板の端辺部を示す断面拡大図、第4図は本発明の他の実施例による構造の端辺部の断面拡大図、第5図はTFT素子部の概略構造を示した断面拡大図である。


1 ……主ガラス基板、2 ……ゲートバスライン、2'……電極端子部、3 ……ゲート電極、4 ……

TFT素子部、5 ……ソースパスライン、8 ……

ドレイン電極、7 ……絵素電極、8 ……対向ガラス基板、9 ……透明対向共通電極、1 1 ……遮光

層、1 2 ……パイパスライン、1 4 ……液晶。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



第 2 图



